PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-015395

(43) Date of publication of application: 17.01.1995

(51)Int.CI.

H04H 5/00

(21)Application number: 03-260323

(71)Applicant: NIPPON PRECISION CIRCUITS KK

KENWOOD CORP

(22)Date of filing:

08.10.1991

(72)Inventor: TAKEDA MINORU

SHIRATA KAZUHIKO

UENO HIDEO


HAYASHI NORIYUKI

(54) DIGITAL SIGNAL PROCESSING CIRCUIT FOR SOUND FIELD CONTROL

(57)Abstract:

PURPOSE: To obtain a circuit without extending a hardware scale when plural sampling frequencies are handled in a digital signal processing system for sound field control.

CONSTITUTION: A storage area designation code s8 converted from a recognition code s4 is inputted to the address decoder 4d of a coefficient memory circuit 4. When the code shows '00', a storage area 4a is designated, and fixed coefficient data s9 in accordance with the sampling frequency fs1 is outputted sequentially according to sequence data s7 from a sequence memory circuit 5. When the code shows '01', a storage area 4b is designated, and the data s9 in accordance with the sampling frequency fs2 is outputted. When the code shows '10', a storage area 4c is designated, and the data s9 in accordance with the sampling frequency fs3 is outputted. An arithmetic circuit 1 receives the fixed coefficient data s9 and serial data s10 from a serial data memory circuit 6, and performs an arithmetic operation.



LEGAL STATUS

[Date of request for examination]

19.07.1993

28.07.1995

[Date of sending the examiner's decision of

rejection

Kind of final disposal of application other than abandonment

the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-15395

(43)公開日 平成7年(1995)1月17日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H04H 5/00

Y 8732-5K

審査請求 有 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平3-260323

(22)出願日

平成3年(1991)10月8日

(71)出願人 390009667

日本プレシジョン・サーキッツ株式会社

東京都中央区京橋二丁目6番21号

(71)出願人 000003595

株式会社ケンウッド

東京都渋谷区道玄坂1丁目14番6号

(72)発明者 竹田 稔

東京都中央区八丁堀四丁目5番4号 日本

プレシジョン ・サーキッツ株式会社内

(72)発明者 白田 和彦

東京都中央区八丁堀四丁目5番4号 日本

プレシジョン ・サーキッツ株式会社内

(74)代理人 弁理士 松田 和子


最終頁に続く

(54) 【発明の名称】 音場制御用デジタル信号処理回路

(57)【要約】

【目的】 音場制御用デジタル信号処理システムにおいて、複数のサンプリング周波数を取扱う場合に、ハードウエア規模を増大させずに構成可能な回路を提供することである。

【構成】 認識コードs4を変換した記憶領域指定コードs8が、係数記憶回路4のアドレスデコータ4dに入力される。コードが"00"のときには、記憶領域4aが指定され、サンプリング周波数fs1に対応した固定係数データs9が、シーケンス記憶回路5からのシーケンスデータs7にしたがって順次出力される。コードが"01"のときには4bが指定され、fs2に対応したデータs9が出力される。コードが"10"のときには4cが指定され、fs3に対応したデータs9が出力される。演算回路7では、固定係数データs9およびシリアルデータ記憶回路6からのシリアルデータs10を受けて演算処理が行なわる。



【特許請求の範囲】

【請求項1】 2チャネルのアナログーデジタル変換さ れたオーディオ信号をデジタルフィルタ等の演算回路で デジタル演算処理して、3チャネル以上のデジタル出力 信号を得る音場制御用デジタル信号処理回路において、 デジタルフィルタの伝達関数における固定係数に対応し たデジタルデ―タを上記アナログーデジタル変換動作に おける複数のサンプリング周波数に対応して複数の記憶 領域に記憶し、上記複数のサンプリング周波数を識別す る識別データに対応して上記複数の記憶領域が指定され 10 が可能となっている。 る係数記憶回路と、

1

上記記憶領域に記憶された上記固定係数を読み出すシー ケンスデータを記憶し、このシーケンスデータにより上 記固定係数を読み出すシーケンス記憶回路とを有するこ とを特徴とする音場制御用デジタル信号処理回路。

【請求項2】 2チャネルのアナログーデジタル変換さ れたオーディオ信号をデジタルフィルタ等の演算回路で デジタル演算処理して、3チャネル以上のデジタル出力 信号を得る音場制御用デジタル信号処理回路において、 たデジタルデータを上記アナログーデジタル変換動作に おける複数のサンプリング周波数に対応して複数の記憶 領域に記憶し、上記複数のサンプリング周波数を識別す る識別デ―タに対応して上記複数の記憶領域が指定され る係数記憶回路と、

上記記憶領域に記憶された上記固定係数を読み出すシー ケンスデータを記憶し、このシーケンスデータにより上 記固定係数を読み出すシ―ケンス記憶回路とを有し、

上記識別データおよび上記シーケシスデータを直接的ま たは間接的に上記係数記憶回路のアドレスデータとして 30 用い、このアドレスデータに対応したアドレスから上記 固定係数を読み出すことを特徴とする音場制御用デジタ ル信号処理回路。

【発明の詳細な説明】

[0001].

【産業上の利用分野】本発明は、音場制御用デジタル信 号処理回路に関する。

[0002]

【従来の技術】家庭内や自動車内で劇場やコンサートホ ― ルにいるかのような雰囲気を得ることを、一般的に音 40 場制御と呼んでいる。この音場制御の一般的な手法は、 2 チャネルのオーディオ信号からサラウンド信号を作り 出すことである。このサラウンド信号を作る手段にディ ジタル信号処理を用いた手法がある。

【0003】1982年にCD(コンパクトディスク) が登場して以来、デジタルのオーディオソースが増えて*

H (z) = $(a 0 + a 1*z^{-1} + a 2*z^{-2}) / (1 - b 1*z^{-1} - b 2*z^{-2})$

となる。ここで、

 $z = e \times p \quad (-j \omega T s)$

 $\omega = 2 \pi f$

("{"はアナログ周波

数)

50 周波数)

("fs"はサンプリング

Ts = 1/fs

*いる。例えば、DAT(デジタルオーディオテープレコ --ダ)、BS (衛星放送)、VD (ビデオディスクプレ ―ヤ) 等である。これらのデジタルソ―スは、デジタル オーディオインターフェースにより、機器間のデータ伝 送が可能となっている。このことにより、デジタル入力 を備えるとともにD/A変換回路を備えたアンプが出現 している。これによれば、アナログ伝送によりオーディ オ信号を機器間で伝送していたものに比べ、外部ノイズ の低減や各種のアナログ信号処理に伴う音質劣化の低減

【0004】ところで、2チャネルのオーディオ信号か らサラウンド信号を得る方式のひとつに、ドルビーサラ ウンドがある。このドルビーサラウンドは、映画用の音 響システムであり、1975年に登場したものである。 これは、前方中央、前方左、前方右の3チャネル並びに 後方1チャネルの合計4チャネルのオ―ディオ信号を2 チャネルにエンコードして映画フィルムのサウンドトラ ックに記憶し、再生時には専用のデコーダによりエンコ ―ド時の4チャネルを復元する、というものである。そ デジタルフィルタの伝達関数における固定係数に対応し 20 して、映画館と同じ構成をとるドルビ―プロロジックデ コーダ (詳細は特開昭61-251400号公報に記載 されている。)が、1987年に登場した。このデコー ダは、前方2チャネルでは左右スピ―カが離れるにした がって画像と音像がずれる、という問題点を解消するも のである。

【0005】ドルビープロロジックデコーダは、通常、 アナログ演算素子およびコンデンサや抵抗等のアナログ 部品を用いたフィルタ回路、並びに検波回路、加算回 路、VCA(電圧制御増幅器)等で構成される。そし て、入力レベル自動補正、方向性強調、チャネルコント ロ―ル等の信号処理が行われる。上記アナログ回路に は、各種の時定数を有するフィルタが含まれており、こ れらの時定数は所定の仕様内に納まらなければならな い。このドルビープロロジックデコーダにおける信号処 理(通常はアナログ信号処理)をデジタル信号処理にて 行う場合、2チャネルのオーディオ信号Lt、Rtは、 所定のサンプリング周波数でA/D変換することによ り、標本化および量子化されたデジタルデータ(通常は PCMデータ)で表される。

構成する場合、処理を実行する場合の基本となる演算シ ステムとして、IIR(Infinite Impulse Response) デジタルフィルタがある。以下、2次11尺フィルタ (バイカッドフィルタ)を例にとり説明する。2次11 Rフィルタの伝達関数 "H(z)" は、

【0006】上記ドルビープロロジックデコーダ等の音

場制御用信号処理システムをデジタル信号処理を用いて

 $j^2 = -1$

である。また、この2次IIRフィルタの構成を図5に 示す。上式からわかるように、サンプリング周波数"f s "が変化した場合、ある特定のアナログ周波数におけ る "H(z)" の値は、" $z=exp(-j\omega Ts)$ " の変化に伴って変化してしまう。つまり、複数のサンプ リング周波数 "fs"に対して"H (z)"を同様に保 つためには、上式の各固定係数(フィルタ係数)"a0 "、"a1"、"a2 "、"b1 "、"b2 "を変化させな ければならない。したがって、例えば3通りの"fs" (fs1、fs2、fs3) に対応させるためには、

fs1に対応した固定係数 : a01、a11、a21、b1 1, b21

fs2に対応した固定係数 : a02、a12、a22、b1 2, b 22

fs3に対応した固定係数 : a03、a13、a23、b1 3、b23

の三つの固定係数セットが必要となる。

【0007】以上ように、従来主としてアナログ信号処 ダのような音場制御用信号処理システムを、デジタル信 号処理によって行う場合、固定係数(フィルタ係数)を サンプリング周波数に依存して決定する必要がある。こ のように、複数のサンプリング周波数に対してデジタル 信号処理を実行する場合、各サンプリング周波数に対応 して複数の信号処理装置を用意し、各サンプリング周波 数に応じてそれらの装置を切り換えて演算出力を得る方 法が、一般的に考えられる。

[0008]

来の方法では、各サンプリング周波数に対応して複数の 信号処理装置を用意しなければならないため、ハードウ エアの規模が大きくなるという問題点があった。

【0009】本発明の目的は、音場制御用デジタル信号 処理システムにおいて、複数のサンプリング周波数を取 扱う場合に、ハードウエア規模を増大させずに構成可能 な回路を提供することである。

[0010]

【課題を解決するための手段】本発明は、2チャネルの ルフィルタ等の演算回路でデジタル演算処理して、3チ ャネル以上のデジタル出力信号を得る音場制御用デジタ ル信号処理回路において、デジタルフィルタの伝達関数 における固定係数に対応したデジタルデータを上記アナ ログーデジタル変換動作における複数のサンプリング周 波数に対応して複数の記憶領域に記憶し、上記複数のサ ンプリング周波数を識別する識別データに対応して上記 複数の記憶領域が指定される係数記憶回路と、上記記憶 領域に記憶された上記固定係数を読み出すシーケンスデ 一タを記憶し、このシーケンスデータにより上記固定係 50 ック図である。

数を読み出すシーケンス記憶回路とを有することを特徴 とする。

[0011]

【実施例】図1および図2は、音場制御用デジタル信号 処理问路を含むシステムを示したブロック図である。音 場制御用デジタル信号処理回路としては、例えばドルビ ープロロジックデコーダ(特開昭61-251400号 公報等に記載されたデコーダをいうが、ここではこれと 等価な構成をデジタル的に構成したものである。) をあ 10 げることができるが、勿論これに限定されるものではな く、2チャネルのアナログーデジタル変換されたオーデ ィオ信号をデジタルフィルタ等の演算回路でデジタル演 算処理して、3チャネル以上のデジタル出力信号を得る ものであればよい。

【0012】図1および図2において、1はデジタルオ ―ディオインタ―フェ―ス回路(デジタルオ―ディオイ ンターフェース (同軸ケーブルまたは光ファイバによる 伝送でかつバイフェーズマークを使用、AES/EBU 規格またはEIAJ規格)の受信/復調用ICで構成さ 理によって行なわれていたドルビープロロジックデコー 20 れる。)、2は音場制御用デジタル信号処理回路、3は マイクロコンピュータである。デジタルオーディオイン ターフェース回路1には、CD(コンパクトディス ク)、VD (ビデオディスク)、BS (衛星放送)等の 信号源からのソース信号 s 1 が入力され、クロック信号 s2、シリアルデータs3、サンプリング周波数を識別 するための認識コード (図1の場合は s4、図2の場合 はs4′) に分離される。認識コード(識別データ) は、 図1のように直接的に音場制御用デジタル信号処理回路 2に入力するようにしてもよいし、図2のようにマイク 【発明が解決しようとする課題】しかしながら、上記従 30 ロコンピュータ3を介して間接的に音場制御用デジタル 信号処理回路2に入力するようにしてもよい。認識コー ドは、デジタルオーディオインターフェースフォーマッ トで規定されるコードの中に存在しており、特定のサン プリング周波数に対して予め決められている。デジタル オーディオで用いられる一般的なサンプリング周波数に は、44.1kHz、48kHz、32kHzがある。 44. lkHz はコンパクトディスク、ビデオディス ク、デジタルオーディオテープレコーダ等で用いられ、 48kHz/32kHzはデジタルオーディオテープレ アナログーデジタル変換されたオーディオ信号をデジタ 40 コーダ、衛星放送等で用いられている。3通りのサンプ リング周波数の認識コードは2ビットで表現することが でき、デジタルオーディオインターフェース回路1で は、この2ビットをそのまま2端子で出力する場合と、 この2ビットをデコードして3端子で出力する場合とが ある。音場制御用デジタル信号処理回路2では、デジタ ル信号処理がなされ、その信号処理結果は出力信号 s 5 として出力される。

【0013】図3は、図1および図2に示した音場制御 用デジタル信号処理回路2の主要部の構成を示したプロ

【0014】係数記憶回路4は、ROM(リードオンリ メモリ)を用いて構成され、デジタルフィルタの伝達関 数における固定係数(フィルタ係数、従来例の項および 図5を参照)に対応したデジタルデータを、複数のサン プリング周波数 (ここでは、fs1=44.1kHz、f s2=4 S k H z、f s3=3 2 k H z とする。なお、サン プリング周波数は、図示しないA/D変換回路のサンプ リング信号の周波数に対応したものである。)に対応し て、複数の記憶領域4a、4bおよび4cに、それぞれ 記憶するものである。この係数記憶回路4は、記憶領域 10 4 a、4 b および4 c、アドレスデコーダ4 d 並びにデ ―タ出力部4eから構成されている。各記憶領域4a、 4 b および 4 c は、認識コード s 4 (識別データ) に対 応して指定される。

【0015】シーケンス記憶回路5は、ROMを用いて 構成され、各記憶領域4a、4bおよび4cに記憶され た固定係数を読み出すためのシーケンスデータを記憶す るものであり、コントロール信号 s 6 によって制御され る。シーケンスデータ s7 および後述の変換回路 8 から 出力される記憶領域指定コードs8 は係数記憶回路4の 20 アドレスデコーダ4 d に入力され、シーケンスデータs 7 はアドレスの下位ビットに、記憶領域指定コードs8 は上位ビットになる。

【0016】シリアルデータ記憶回路6は、RAM(ラ ンダムアクセスメモリ)を用いて構成され、デジタルオ ―ディオインターフェース回路(図1および図2を参 照) からのシリアルデータs3を入力してこれを記憶す るとともに、後述の演算回路 7 からの演算処理データ s 11を入力してこれ記憶するものである。

【0017】演算回路7は、乗算および加算減を行う回 30 路であり、係数記憶回路4のデータ出力部4 e からの固 定係数デ─タs9 およびシリアルデ─タ記憶回路6から のシリアルデータs10を受けて演算処理(デジタルフィ ルタとしての演算処理であり、例えば従来例の項で示し た式および図5に対応した演算処理である。)を行い、 その演算結果データsl2を出力するものである。

【0018】変換回路8は、認識コードs4をエンコー ドまたはデコードして、2ビットの記憶領域指定コード s 8 を出力するものである。記憶領域指定コード s 8 して定められ、fs1にはコード"00"が、f2にはコ ード "01" が、f3にはコード "10" が、それぞれ 対応する。そして、コード"00"のときには記憶領域 4 aが、コード"01"のときには記憶領域4bが、コ ―ド"10"のときには記憶領域4cが、それぞれ指定 される。認識コードs4 と記憶領域指定コードs8 との 対応関係は、デジタルオーディオインターフェース回路 1 (図1および図2を参照) における認識コード s 4 の 出力形式 (すでに述べたように、2 ビットの認識コード をそのまま2端子で出力する場合と、この2ビットをデ 50 6

コードして3端子で出力する場合とがある。)によって 異なる。2端子で出力する場合には、認識コード s 4 の "00"、"01"、"10または11"が、記憶領域 指定コードs8の"00"、"01"、"10"に、そ れぞれ対応する。3端子で出力する場合には、認識コー ドs4の"001"、"010"、"100"が、記憶 領域指定コード s 8 の "00"、 "01"、 "10" に、それぞれ対応する。図2のようにマイクロコンビュ ―タ3を介して認識コ―ド s 4 が出力される場合には、 上記のような変換動作(エンコードまたはデコード)を マイクロコンピュータ3内で行ってもよく、この場合に は変換回路8は省略可能である。なお、上記の認識コー ド s 4 および記憶領域指定コード s 8 に示した具体的な コードは単なる一例であり、これら以外のコードで表現 することも、もちろん可能である。

【0019】つぎに、図1、図2および図3に示した実 施例の動作を、図 4 に示したフローチャートを参照して 説明する。なお、このフローチャートはシステムの機能 を説明するためのものであり、ハードウエア処理とシー ケンス処理とを混在させて示してある。

【0020】認識コードs4 (識別データ)をエンコー ドまたはデコードした記憶領域指定コード s 8 が、係数 記憶回路4のアドレスデコーダ4dに入力されると、そ のコードが"00"、"01"、"10"のいずれであ るかが判断される。実際には、これらのコードはハード ウエアで判断される。記憶領域指定コードが"00"の ときには、記憶領域4 a が指定され、サンプリング周波 数 f s1に対応した固定係数デ―タ s 9 (フィルタ係数デ ―タ)が、シーケンス記憶回路5からのシ―ケンスデー タ s 7 にしたがって、順次出力される。記憶領域指定コ ードが"01"のときには、記憶領域4bが指定され、 サンプリング周波数 f s2に対応した固定係数データ s 9 が、同様にして出力される。記憶領域指定コードが"1 0°のときには、記憶領域4cが指定され、サンプリン グ周波数 f s3に対応した固定係数データ s 9 が、同様に して出力される。演算回路7では、係数記憶回路4から の固定係数データ s 9 およびシリアルデータ記憶回路 6 からのシリアルデータ s 10を受けて演算処理が行なわ れ、その演算結果データs12を出力する。演算結果デ は、各サンプリング周波数 f s1、 f s2および f s3に対応 40 一夕 s 1 2 に基き、音場制御用デジタル信号処理回路か らは最終的に出力信号 s 5 が出力される(図]および図 2 を参照)。

[0021]

【発明の効果】本発明では、各サンプリング周波数に対 応して複数の信号処理装置を用意する必要がないため、 ハードウエア規模を増大させずに音場制御用デジタル信 号処理回路を構成可能である。

【図面の簡単な説明】

【図1】本発明の実施例を示したブロック図である。

【図2】本発明の実施例を示したブロック図である。

7

【図3】図1および図2の要部を示したブロック図である。

【図4】図1、図2および図3の動作を示したフローチャートである。

【図5】デジタルフィルタの演算処理を示した説明図で

【符号の説明】

ある。


2 ……音場制御用デジタル信号処理回路

В


4 ……係数記憶回路

5 …… シーケンス記憶回路


【図1】




【図2】




【図3】



【図5】







フロントページの続き

(72)発明者 上野 秀男 東京都渋谷区渋谷2丁E

東京都渋谷区渋谷2丁目17番5号 株式会 社ケンウッド内 (72)発明者 林 範行

東京都渋谷区渋谷2丁目17番5号 株式会 社ケンウッッド内